Garvard arxitekturası
Garvard arxitekturası — bul kórsetpeler hám maǵlıwmatlar ushın bólek saqlaw[1] hám signal jollarına iye bolǵan kompyuter arxitekturası. Ol kóbinese Fon Neyman arxitekturası menen salıstırıladı, onda programma kórsetpeleri hám maǵlıwmatlar birdey yadtı hám jollardı bólisedi. Bul arxitektura kóbinese real waqıt rejiminde qayta islew yamasa tómen quwatlı qosımshalarda qollanıladı.
Bul termin kóbinese Garvard Mark I[2] rele tiykarındaǵı kompyuterinen kelip shıqqan dep aytıladı, ol kórsetpelerdi perfolentaǵa (eni 24 bit) hám maǵlıwmatlardı elektromexanikalıq esaplagıshlarǵa saqlaytuǵan. Bul dáslepki mashinalarda maǵlıwmat saqlaw tolıǵı menen oraylıq processor blogı ishinde jaylasqan edi hám kórsetpe saqlaw ornına maǵlıwmat retinde kiriwdi támiyinlemegen. Programmalardı operator tárepinen júklew kerek edi; processor ózin-ózi inicializaciya ete almaǵan.
Garvard arxitekturası koncepciyası ayırım izertlewshiler tárepinen gúman astına alınǵan. 2022-jılı járiyalanǵan bul tema boyınsha recenziyalanǵan maqalaǵa sáykes,[3]
- «Garvard arxitekturası» termini onlaǵan jıllardan keyin, mikrokontroller dizaynı kontekstinde payda boldı» hám tek «retrospektiv túrde Garvard mashinalarına qollanıldı hám keyinirek bólek keshleri bar RISC mikroprocessorlarına qollanıldı»;
- «Garvard» hám «fon Neyman» arxitekturaları dep atalatuǵın nárseler kóbinese dixotomiya retinde kórsetiledi, biraq birinshisi dep belgilengen hár túrli qurılmalardıń sońǵısına qaraǵanda bir-birine uqsaslıǵı kóbirek»;
- «Qısqasha aytqanda [Garvard arxitekturası] arxitektura emes hám Garvardtaǵı jumıstan kelip shıqpaǵan».
Házirgi waqıttaǵı processorlar paydalanıwshıǵa Fon Neyman arxitekturalı sistemalar sıyaqlı kórinedi, onda programma kodı maǵlıwmatlar menen birdey tiykarǵı yadta saqlanadı. Ónimlilik sebepleri ushın, ishki hám paydalanıwshıǵa kóp kórinbeytuǵın bolǵan kópshilik dizaynlarda kórsetpeler hám maǵlıwmatlar ushın bólek processor keshleri bar, hárbiri ushın processorǵa bólek jollar menen. Bul modifikaciyalanǵan Garvard arxitekturası dep atalatuǵın nárselerdiń bir forması bolıp tabıladı.
Garvard arxitekturası tariyxıy hám dástúrli túrde eki adres keńisligine bólingen, biraq úsh, yaǵnıy eki qosımsha (hám hár ciklde barlıǵına kirisiw) keńislikke iye bolıwı da ámelge asırılǵan,[4] degen menen siyrek ushırasadı.
Yad maǵlıwmatları
Garvard arxitekturasında eki yadtıń ózgesheliklerin ulıwmalastırıwǵa zárúrlik joq. Atap aytqanda, sóz keńligi, waqıt, ámelge asırıw texnologiyası hám yad adresi strukturası hár túrli bolıwı múmkin. Ayırım sistemalarda, aldınnan programmalanǵan wazıypalar ushın kórsetpeler tek oqıwǵa arnalǵan yadta saqlawǵa boladı, al maǵlıwmat yadına ádette oqıw-jazıw yadın talap etedi. Ayırım sistemalarda, maǵlıwmat yadına qaraǵanda kóbirek kórsetpe yadı álleqayda kóp, sonlıqtan kórsetpe adresleri maǵlıwmat adreslerinen keńirek.
Fon Neyman arxitekturaları menen salıstırıw
Taza Fon Neyman arxitekturalı sistemada kórsetpeler hám maǵlıwmatlar bir yadta saqlanadı, sonlıqtan kórsetpeler maǵlıwmatlardı alıw ushın paydalanılatuǵın sol bir maǵlıwmatlar jolı arqalı alınadı. Bul CPU bir waqıtta kórsetpe oqıy almaytuǵının hám yadtan maǵlıwmat oqıy yamasa oǵan jaza almaytuǵının bildiredi. Garvard arxitekturasın paydalanatuǵın kompyuterde, CPU bir waqıtta kórsetpe oqıy aladı, maǵlıwmat yadına kiriwdi de ámelge asıra aladı, hátte kesh bolmasa da. Garvard arxitekturalı kompyuter sol sebepli belgili bir sxema quramalılıǵı ushın tezirek bolıwı múmkin, sebebi kórsetpe alıw hám maǵlıwmatqa kiriw bir pútin yad jolı ushın básekilespeydi.
Sonday-aq, Garvard arxitekturasın mashinanıń bólek kod hám maǵlıwmat adresleri keńislikleri bar: nol kórsetpe adresi nol maǵlıwmat adresi menen birdey emes. Nol kórsetpe adresi jigirma tórt bitlik mánisti anıqlawı múmkin, al nol maǵlıwmat adresi sol jigirma tórt bitlik mánistiń bir bólegi bolmaǵan segiz bitlik bayttı kórsetiw múmkin.
Modifikaciyalanǵan Garvard arxitekturası menen salıstırıw
Modifikaciyalanǵan Garvard arxitekturalıq mashinası Garvard arxitekturasınıń mashinasına júdá uqsas, biraq ol kórsetpe menen maǵlıwmat arasındaǵı qatań bóliniwdi jeńilletedi, sol waqıtta CPUǵa bir waqıtta eki (yamasa onnan kóp) yad shinasına kiriwge múmkinshilik beredi. Eń kóp tarqalǵan modifikaciya ulıwma adres keńisligi menen támiyinlengen bólek kórsetpe hám maǵlıwmat keshlerin óz ishine aladı. CPU keshten orınlaǵanda, ol taza Garvard mashinası sıyaqlı háreket etedi. Tiykarǵı yadqa kirgende, ol Fon Neyman mashinası sıyaqlı háreket etedi (onda kod maǵlıwmat sıyaqlı aylanıwı múmkin, bul kúshli usıl). Bul modifikaciya ARM arxitekturası, Power ISA hám x86 processorları sıyaqlı zamanagóy processorlarda keń tarqalǵan. Ol geyde ápiwayı ǵana Garvard arxitekturası dep ataladı, onıń shın mánisinde «modifikaciyalanǵan» ekenin itibarǵa almay.
Jáne bir modifikaciya kórsetpe yadınan (ROM yamasa flesh-yad sıyaqlı) alınǵan sózlerdi tek oqıwǵa arnalǵan maǵlıwmat retinde qarawǵa múmkinshilik beriw ushın kórsetpe yadı menen CPU arasında jol beredi. Bul usıl Atmel AVR sıyaqlı ayırım mikrokontrollerlerde qollanıladı. Bul tekst qatarları yamasa funkciya kesteleri sıyaqlı turaqlı maǵlıwmatlarǵa aldın maǵlıwmat yadına kóshirmesten kiriwge múmkinshilik beredi, oqıw/jazıw ózgeriwshileri ushın sheklengen (hám kóp quwat talap etetuǵın) maǵlıwmat yadın saqlap qaladı. Kórsetpe yadınan maǵlıwmatlardı oqıw ushın arnawlı mashina tili kórsetpeleri usınıladı yamasa kórsetpe yadına periferiyalıq interfeys járdeminde kiriwge boladı. (Bul kórsetpelerdiń ózleri turaqlı maǵlıwmatlardı óz ishine alatuǵın kórsetpelerden ózgeshe, degen menen jeke turaqlı mánisler ushın eki mexanizm bir-birin almastıra aladı.)
Tezlik
Sońǵı jılları, CPU tezligi tiykarǵı yadtıń kiriw tezligine salıstırǵanda bir neshe ese ósti. Ónimlilikti saqlap qalıw ushın tiykarǵı yadqa kiriwler sanın azaytıwǵa itibar beriw kerek. Eger, mısalı, CPU da orınlanǵan hárbir kórsetpe yadqa kiriwdi talap etse, kompyuter CPU tezliginiń artıwınan hesh qanday payda kórmeydi – bul másele yadqa baylanıslı bolıw dep ataladı.
Júdá tez yad jaratıwǵa boladı, biraq bul tek baha, quwat hám signal marshrutlaw sebepleri ushın kishi muǵdardaǵı yad ushın ǵana ámeliy. Sheshim – jaqında paydalanılǵan maǵlıwmatlardı saqlaytuǵın CPU keshi dep atalatuǵın kishi muǵdardaǵı júdá tez yadtı beriw. CPU ǵa kerekli maǵlıwmatlar keshte bolǵansha, ónimlilik CPU nıń maǵlıwmattı tiykarǵı yadtan alıwı kerek bolǵanǵa qaraǵanda ádewir joqarı. Ekinshi tárepten, ol ele de qaytalanatuǵın baǵdarlamalardı yamasa maǵlıwmatlardı saqlaw menen shekleniwi múmkin hám ele de saqlaw ólshemi sheklewine hám oǵan baylanıslı basqa da potencial máselelerge iye.
Ishki hám sırtqı dizayn
Zamanagóy joqarı ónimli CPU chip dizaynları hám Garvard, hám Fon Neyman arxitekturasınıń aspektlerin óz ishine aladı. Atap aytqanda, modifikaciyalanǵan Garvard arxitekturasınıń «bólingen kesh» versiyası júdá keń tarqalǵan. CPU kesh yadı kórsetpe keshi hám maǵlıwmat keshi dep bólinedi. Garvard arxitekturası CPU keshke kirgende paydalanıladı. Biraq, kesh qáteligi jaǵdayında, maǵlıwmat tiykarǵı yadtan alınadı, ol rásmiy túrde bólek kórsetpe hám maǵlıwmat bólimlerine bólinbegen, degen menen ol RAM, ROM hám (NOR) flesh-yadına bir waqıtta kiriw ushın paydalanılatuǵın bólek yad kontrollerlerine iye bolıwı múmkin.
Solay etip, ayırım kontekstlerde, mısalı maǵlıwmatlar menen kod birdey yad kontrolleri arqalı kelgende Fon Neyman arxitekturası kórinse de, apparatlıq támiynattıń ámelge asırılıwı keshke kiriwler hám keminde ayırım tiykarǵı yadqa kiriwler ushın Garvard arxitekturasınıń nátiyjeliliginen paydalanadı.
Sonıń menen birge, Oraylıq Processorlarda (CPU) kóbinese jazıw buferleri boladı, olar CPUlarǵa keshlenbegen aymaqlarǵa jazǵannan keyin jumısın dawam etiwge múmkinshilik beredi. Yadtıń Fon Neyman tábiyatı, keyin kórsetpeler CPU tárepinen maǵlıwmat retinde jazılǵanda hám programmalıq támiynat sol jańa jazılǵan kórsetpelerdi orınlawǵa urınbastan aldın keshlerdiń (maǵlıwmat hám kórsetpe) hám jazıw buferiniń sinxronlanǵanın támiyinlew kerek.
Garvard arxitekturasınıń zamanagóy qollanılıwı
Taza Garvard arxitekturasınıń tiykarǵı artıqmashılıǵı – bir neshe yad sistemasına bir waqıtta kiriw – zamanagóy CPU kesh sistemaların paydalanatuǵın modifikaciyalanǵan Garvard processorları tárepinen azaytıldı. Salıstırmalı túrde taza Garvard arxitekturalı mashinalar tiykarınan keshlerdi alıp taslawdan kelip shıǵatuǵın bahalardı hám quwat únemlew sıyaqlı kelisimler, bólek kod hám maǵlıwmat adresleri keńisliklerine iye bolıwdan kelip shıǵatuǵın programmalastırıw kemshiliklerinen artıq bolǵan qosımshalarda qollanıladı.
- Cifrlı signal processorları (DSP) ádette Garvard arxitekturasın paydalanıp, kishi, joqarı dárejede optimallastırılǵan audio yamasa video qayta islew algoritmlerin orınlaydı[5]. Olar keshten qashadı, sebebi olardıń minez-qulqı júdá anıq qaytalanatuǵın bolıwı kerek. Bir neshe adres keńislikleri menen islesiw qıyınshılıqları orınlanıw tezligine salıstırǵanda ekinshi dárejeli áhmiyetke iye. Nátiyjede, ayırım DSPlar SIMD hám VLIW qayta islewin jeńillestiriw ushın bólek adres keńisliklerinde bir neshe maǵlıwmat yadlarına iye. Texas Instruments TMS320 C55x processorları, bir mısal retinde, bir neshe parallel maǵlıwmat shinalarına (eki jazıw, úsh oqıw) hám bir kórsetpe shinasına iye.
- Mikrokontrollerler az muǵdardaǵı programma (flesh-yad) hám maǵlıwmat (SRAM) yadına iye bolıwı menen xarakterlenedi hám bir waqıttaǵı kórsetpe hám maǵlıwmat alıw arqalı qayta islewdi tezletiw ushın Garvard arxitekturasınan paydalanadı. Bólek saqlaw programma hám maǵlıwmat yadlarınıń hár túrli bit keńliklerine iye bolıwı múmkin ekenin ańlatadı, mısalı 16-bitli keńliktegi kórsetpeler hám 8-bitli keńliktegi maǵlıwmatlardı paydalanıw. Olar sonıń menen birge kórsetpelerdi aldınnan alıwdıń basqa iskerlikler menen parallel orınlanıwı múmkin ekenin de ańlatadı. Mısallarǵa Microchip Technology, Inc. tárepinen islep shıǵarılǵan PIC hám Atmel Corp (házir Microchip Technology kompaniyasınıń bir bólimi) tárepinen islep shıǵarılǵan AVR kiredi.
Usı jaǵdaylarda da, programma yadın tek oqıwǵa arnalǵan kesteler ushın yamasa qayta programmalastırıw ushın maǵlıwmat sıyaqlı paydalanıw ushın arnawlı kórsetpelerdi qollanıw ádettegi jaǵday; sol processorlar modifikaciyalanǵan Garvard arxitekturalı processorlar bolıp tabıladı.
Derekler
- ↑ Noergaard, Tammy. Embedded Systems Architecture: A Comprehensive Guide for Engineers and Programmers (en). Newnes, 2005. ISBN 978-0-7506-7792-9.
- ↑ Furber, S. B.. VLSI Risc Architecture and Organization (en). Routledge, 2017-09-19. ISBN 978-1-351-40537-9.
- ↑ Pawson, Richard (2022), The Myth of the Harvard Architecture (PDF)
- ↑ «Kalimba DSP: User guide» (iyul 2006). — „this is a three-bank Harvard architecture.“. Qaraldı: 23-sentyabr 2022-jıl.
- ↑ Ungerboeck, G.; Maiwald, D.; Kaeser, H. P.; Chevillat, P. R.; Beraud, J. P. (1985). "Architecture of a digital signal processor". IBM Journal of Research and Development 29 (2): 132–139. doi:10.1147/rd.292.0132. https://ieeexplore.ieee.org/document/5390281.